Yield Predection for Integrated Circuits Manufacturing Through Hierarchical Bayesian Modeling of Spatial Defects | PERPUSTAKAAN UNIVERSITAS KATOLIK PARAHYANGAN

Pencarian berdasarkan :

Pencarian terakhir:

Text

Yield Predection for Integrated Circuits Manufacturing Through Hierarchical Bayesian Modeling of Spatial Defects

Tao, Yuan - Nama Orang; Suk, Joo Bae - Nama Orang; Ramadan, Saleem Z. - Nama Orang;

Tidak Tersedia Deskripsi

Ketersediaan

Barcode		Tipe Koleksi	Nomor Panggil	Lokasi	Status
art67805	null	Artikel		Gdg9-Lt3	Tersedia namun tidak untuk dipinjamkan - No Loan

Informasi Detail

Judul Seri: IEEE TRANSACTIONS ON RELIABILITY;Vol.60 No.4 December 2011
No. Panggil: -
Penerbit: : .,
Deskripsi Fisik: p.729-741
Bahasa: English
ISBN/ISSN: -
Klasifikasi: -
Tipe Isi: -
Tipe Media: -
Tipe Pembawa: -
Edisi: -
Subjek: -
Info Detail Spesifik: -
Pernyataan Tanggungjawab: Tao Yuan, Saleem Z. Ramadan, Suk Joo Bae

Versi lain/terkait

Tidak tersedia versi lain

Lampiran Berkas

Tidak Ada Data

Komentar

Anda harus masuk sebelum memberikan komentar