Process Development and Optimization for 3 um High Aspect Ratio Via-Middle Through-Silicon Vias at Wafer Level | PERPUSTAKAAN UNIVERSITAS KATOLIK PARAHYANGAN

Pencarian berdasarkan :

Pencarian terakhir:

Text

Process Development and Optimization for 3 um High Aspect Ratio Via-Middle Through-Silicon Vias at Wafer Level

Zhang, Dingyou - Nama Orang; Smith, Daniel - Nama Orang; Kumarapuram, Gopal - Nama Orang; Giridharan, Rudy - Nama Orang; Kakita, Sinichiro - Nama Orang; Rabie, Mohamed A. - Nama Orang; Feng, Peijie - Nama Orang; Edmundson, Holly - Nama Orang; England, Luke - Nama Orang;

Tidak Tersedia Deskripsi

Ketersediaan

Barcode		Tipe Koleksi	Nomor Panggil	Lokasi	Status
art106682	null	Artikel		Gdg9-Lt3	Tersedia namun tidak untuk dipinjamkan - No Loan

Informasi Detail

Judul Seri: IEEE TRANSACTION ON SEMICONDUCTOR MANUFACTURING;Vol.28 No.4 November 2015
No. Panggil: -
Penerbit: : .,
Deskripsi Fisik: p. 454-460
Bahasa: English
ISBN/ISSN: -
Klasifikasi: -
Tipe Isi: -
Tipe Media: -
Tipe Pembawa: -
Edisi: -
Subjek: ELECTROPLATING
TSV
3D
HIGH ASPECT RATIO
ETCH
KOZ
Info Detail Spesifik: -
Pernyataan Tanggungjawab: Dingyou Zhang, Daniel Smith, Gopal Kumarapuram, Rudy Giridharan, Shinichiro Kakita,Mohamed A. Rabie, Peijie Feng, Holly Edmundson, Luke England

Versi lain/terkait

Tidak tersedia versi lain

Lampiran Berkas

Tidak Ada Data

Komentar

Anda harus masuk sebelum memberikan komentar